시퀀스 회로 예제

나는 당신에게 매우 감사드립니다. 이것은 나에게 순차 회로의 전체 개념을 이해하는 데 정말 도움이됩니다. 순차 적 논리는 모든 디지털 회로의 기본 빌딩 블록인 유한 상태 기계를 구성하는 데 사용됩니다. 실용적인 디지털 장치의 거의 모든 회로는 조합 논리와 순차적 논리의 혼합물입니다. 여기에 두 개의 인버터는 첫 번째 인버터의 입력에 다시 공급 두 번째 인버터의 출력으로 다시 다시 연결됩니다. 0이 인스턴스의 첫 번째 인버터에 대한 입력인 경우 첫 번째 인버터를 통해 전파되고 출력은 1입니다. 이 1은 두 번째 인버터에 입력되어 이를 통해 전파됩니다. 두 번째 인버터의 출력은 첫 번째 인버터로 다시 공급되는 0입니다. 그러나 첫 번째 인버터에 대한 입력은 이미 0이므로 변경이 발생하지 않습니다.

회로는 안정적인 회로에 있다고합니다. 제1 인버터에 대한 입력이 1일 때 또 다른 안정상태를 얻을 수 있다. 출력이 입력의 현재 값에 순전히 의존하기 때문에 조합 회로는 다시 피드를 필요로하지 않습니다. 그러나 순차 회로의 경우 출력은 현재 값과 함께 입력의 과거 값에 의존합니다. 플립 – 플롭과 같은 메모리 요소를 포함하려면 회로에 피드백을 도입해야합니다. 예를 들어, 아래와 같이 간단한 피드백 회로를 고려하십시오. 플립 – 플롭은 트리거 펄스가 출력의 변화를 가져오는 입력에 적용될 때 “트리거”라고 합니다. 플립 – 플롭은 레지스터와 카운터의 기본 구성 요소이며, 이는 다중 – 비트 번호의 형태로 데이터를 저장합니다. 플립 의 수 – 플롭은 순차 회로를 형성하기 위해 연결되어 있으며, 이러한 모든 플립 – 플롭트리거 펄스가 필요합니다.

입력에 적용되는 트리거 펄스 의 수는 카운터의 수를 결정합니다. 트리거링에는 레벨 트리거링과 에지 트리거링의 두 가지 유형이 있습니다. 이는 레벨 트리거링이 플립-플롭의 출력이 변경될 때 클럭 펄스가 입력에 동시에 주어지는 플립 – 플롭의 특정 경우에 대해 회로에서 불안정을 야기할 수 있기 때문입니다. 출력에서 입력에 대한 피드백은 이러한 불안정을 야기합니다. 이러한 불안정을 피하기 위해 가장자리 트리거 플립 – 플롭이 사용됩니다. 디지털 순차 적 논리 회로는 동기 및 비동기 유형으로 나뉩니다. 동기 순차 회로에서 장치의 상태는 클럭 신호에 대한 응답으로 개별 시간에만 변경됩니다. 비동기 회로에서 장치의 상태는 입력 변경에 대한 응답으로 언제든지 변경될 수 있습니다. 디지털 회로 이론에서 순차 적 논리는 출력이 입력 신호의 현재 값뿐만 아니라 과거 입력 의 시퀀스, 입력 기록뿐만 아니라 의존하는 논리 회로의 유형입니다. [1] [2] [3] [4] 이것은 출력이 현재 입력의 함수인 조합 논리와 는 대조적입니다. 즉, 순차 논리는 상태(메모리)를 가지지만 조합 논리는 그렇지 않습니다.

동기 순차 회로에서 출력은 클럭된 인스턴스에서 입력의 현재 상태와 이전 상태에 따라 달라집니다. 회로는 메모리 요소를 사용하여 이전 상태를 저장합니다. 이러한 회로의 메모리 요소에는 시계가 있습니다. 이러한 모든 클럭 신호는 동일한 클럭 신호에 의해 구동됩니다. • 래치는 정적 게이트로 구성됩니다. • 래치는 이중 안정 멀티 바이브레이터 즉, 두 개의 안정 상태를 가지고 있으며 이러한 상태 사이를 전환 할 수 있습니다. • 래치출력의 피드백 경로가 있습니다. 따라서 입력 신호의 이전 및 현재 상태를 사용하여 언제든지 출력을 변경합니다.